مقیاس‌بندی دنارد

مقیاس‌بندی دنارد (به انگلیسی: Dennard scaling)، همچنین به عنوان مقیاس‌بندی ماسفت نیز شناخته می‌شود، یک قانون مقیاس‌بندی است که براساس مقاله سال ۱۹۷۴ توسط رابرت اچ دنارد، که به نام او نامگذاری شده‌است، تألیف شده‌است.^[۱]^[۲] در اصل برای ماسفت‌ها فرمول‌بندی شده‌است، به‌طور تقریبی بیان می‌کند که با کوچک‌تر شدن ترانزیستورها، چگالی توان آن‌ها ثابت می‌ماند، به طوری که مصرف توان متناسب با مساحت باقی می‌ماند. و نیز مقیاس ولتاژ و جریان (رو به پایین) با طول.^[۳]

استخراج

دنارد مشاهده می‌کند که ابعاد ترانزیستور می‌تواند در هر نسل فناوری

۱. ابعاد ترانزیستور را می‌توان تا ۳۰٪ (۰٫۷x) مقیاسیده شود. این به‌طور همزمان اثرات زیر را دارد:

مساحت آنها ۵۰ درصد کاهش می‌یابد زیرا مساحت طول ضربدر عرض است.
برای ثابت نگه داشتن میدان الکتریکی، ولتاژ وی، ۳۰٪ (0.7x) کاهش می‌یابد، زیرا ولتاژ برابر طول میدان است.
تأخیر مدار ۳۰ درصد (0.7x) کاهش می‌یابد، زیرا زمان طول بر سرعت است.

۲. اثرات فوق به نوبه خود منجر به تغییر در ظرفیت و فرکانس انتخابی می‌شود:

کاهش ۳۰ درصدی تأخیر امکان افزایش فرکانس عملیاتی f را تا حدود ۴۰ درصد (1.4x) فراهم می‌کند، زیرا فرکانس با یک بر تأخیر تغییر می‌کند.
کاهش ۳۰ درصدی در تمام فواصل و افت ۵۰ درصدی مربوط به آن در نواحی منجر به کاهش ظرفیت خازن C به میزان ۳۰ درصد (0.7x) می‌شود، زیرا ظرفیت با مساحت بر فاصله تغییر می‌کند.

۳. مصرف توان به نوبه خود ۵۰٪ کاهش می‌یابد، زیرا توان فعال CV²f است.^[۴]

بنابراین، در هر نسل فناوری، مساحت و مصرف توان نصف می‌شود. به عبارت دیگر، اگر چگالی ترانزیستور دو برابر شود، مصرف توان (با دو برابر تعداد ترانزیستورها) ثابت باقی می‌ماند.

جستارهای وابسته

ماسفت (برای پیشینه فنی مقیاس‌بندی ماسفت و چالش‌هایی که در اندازه‌های کوچک‌تر بارزتر می‌شوند)
قانون مور، ترانزیستورها بر تراشه
قانون کومی، محاسبات در هر ژول
کارایی بر وات

منابع

↑ Dennard, Robert H.; Gaensslen, Fritz; Yu, Hwa-Nien; Rideout, Leo; Bassous, Ernest; LeBlanc, Andre (October 1974). "Design of ion-implanted MOSFET's with very small physical dimensions" (PDF). IEEE Journal of Solid-State Circuits. SC-9.
↑ Streetman, Ben G.; Banerjee, Sanjay Kumar (2016). Solid state electronic devices. Boston: Pearson. p. 341. ISBN 978-1-292-06055-2. OCLC 908999844.
↑ Dennard, Robert H.; Gaensslen, Fritz; Yu, Hwa-Nien; Rideout, Leo; Bassous, Ernest; LeBlanc, Andre (October 1974). "Design of ion-implanted MOSFET's with very small physical dimensions". IEEE Journal of Solid-State Circuits. SC-9 (5): 256–268. Bibcode:1974IJSSC...9..256D. doi:10.1109/JSSC.1974.1050511. S2CID 283984.Dennard, R.H.; Gaensslen, F.H.; Hwa-Nien Yu; Rideout, V.L.; Bassous, E.; Leblanc, A.R. (April 1999). "Classic Paper: Design Of Ion-implanted MOSFET's with Very Small Physical Dimensions". Proceedings of the IEEE. 87 (4): 668–678. CiteSeerX 10.1.1.334.2417. doi:10.1109/JPROC.1999.752522. S2CID 62193402.
↑ Borkar, Shekhar; Chien, Andrew A. (May 2011). "The Future of Microprocessors". Communications of the ACM. 54 (5): 67. doi:10.1145/1941487.1941507. Retrieved 2011-11-27.

[1] Dennard, Robert H.; Gaensslen, Fritz; Yu, Hwa-Nien; Rideout, Leo; Bassous, Ernest; LeBlanc, Andre (October 1974). "Design of ion-implanted MOSFET's with very small physical dimensions" (PDF). IEEE Journal of Solid-State Circuits. SC-9.

[2] Streetman, Ben G.; Banerjee, Sanjay Kumar (2016). Solid state electronic devices. Boston: Pearson. p. 341. ISBN 978-1-292-06055-2. OCLC 908999844.

[3] Dennard, Robert H.; Gaensslen, Fritz; Yu, Hwa-Nien; Rideout, Leo; Bassous, Ernest; LeBlanc, Andre (October 1974). "Design of ion-implanted MOSFET's with very small physical dimensions". IEEE Journal of Solid-State Circuits. SC-9 (5): 256–268. Bibcode:1974IJSSC...9..256D. doi:10.1109/JSSC.1974.1050511. S2CID 283984.Dennard, R.H.; Gaensslen, F.H.; Hwa-Nien Yu; Rideout, V.L.; Bassous, E.; Leblanc, A.R. (April 1999). "Classic Paper: Design Of Ion-implanted MOSFET's with Very Small Physical Dimensions". Proceedings of the IEEE. 87 (4): 668–678. CiteSeerX 10.1.1.334.2417. doi:10.1109/JPROC.1999.752522. S2CID 62193402.

[4] Borkar, Shekhar; Chien, Andrew A. (May 2011). "The Future of Microprocessors". Communications of the ACM. 54 (5): 67. doi:10.1145/1941487.1941507. Retrieved 2011-11-27.

[۱]

[۲]

[۳]

[۴]